A medida que la línea de productos Zen 5 avanza en la segunda mitad de su ciclo de lanzamiento, se genera gran expectativa en torno a la próxima generación de la arquitectura Zen. Más allá del enfoque tradicional en la frecuencia y el IPC, las filtraciones recientes destacan los avances arquitectónicos de Zen 6.

La información revelada indica que Zen 6 introduce cambios comenzando en el nivel de CCD. Empleando el nodo de proceso N2 de TSMC, el CCD de Zen 6 tiene aproximadamente 76 milímetros cuadrados, similar en escala a los 71 milímetros cuadrados de Zen 5 y los 72 milímetros cuadrados de Zen 4. No obstante, el recuento de núcleos ha aumentado de 8 a 12, y la caché L3 se ha expandido de 32 a 48 MB, reflejando un incremento del 50% en la densidad de núcleos y caché. Esto ilustra el uso estratégico por parte de AMD de la ventaja del nodo de proceso para mejorar la lógica y la caché en el chip de manera efectiva, en lugar de simplemente ampliar el área de la matriz para incrementos de especificaciones.

Una revisión de la evolución del CCD de la arquitectura Zen en las últimas generaciones muestra una trayectoria consistente: Zen 2 utilizó un área CCD de aproximadamente 77 mm² con el proceso N7, con un diseño modular de núcleo 2 × 4 y caché L3 de 2 × 16 MB; Zen 3 unificó esto a una estructura L3 única de 8 núcleos y 32 MB en el mismo proceso, aumentando el área a aproximadamente 83 mm². Con la transición de Zen 4 a N5, el CCD se redujo a aproximadamente 72 mm², manteniendo la configuración L3 de 8 núcleos y 32 MB. Zen 5 se simplificó aún más a alrededor de 71 mm² con el proceso N4. En contraste, Zen 6 vuelve a un rango de 70 milímetros cuadrados, pero con una reestructuración interna sustancial que cambia de "comprimir el área" a "mejorar los recursos efectivos por unidad de área".

El proceso de N2 es fundamental en esta transformación. El nodo N2 de TSMC presenta la estructura de transistores NanoSheet para CPUs AMD, lo que ofrece una capacidad superior y un control de puerta bajo las mismas condiciones de potencia y voltaje en comparación con los FinFETs. Este avance simplifica la colocación de núcleos y caché uno al lado del otro dentro de un CCD, reduciendo las complejidades de cableado y sincronización y permitiendo más núcleos sin una ampliación considerable de la matriz. La caché L3 de 48 MB se beneficia de mejoras en la densidad que procesos anteriores no podían acomodar dentro de un área similar.

Es crucial distinguir que agregar más núcleos no se trata simplemente de "apilación de núcleos". Un CCD de 12 núcleos requiere una reevaluación de las interconexiones de núcleos, particionamiento L3 y comunicación con IODs para equilibrar la latencia y la coherencia sin negar las ganancias de densidad. Zen 6 probablemente emplea un refinado corte de caché y una topología de interconexión más eficiente dentro del CCD, asegurando niveles de latencia mantenidos para las interacciones de un solo núcleo y de núcleo cruzado, lo cual es esencial para extender los CCD de 12 núcleos a aplicaciones de servidor y escritorio.

La estrategia de producto diferenciada de Zen 6 también es significativa. El EPYC Venice confirmado debutará con el proceso N2, mientras que las próximas líneas de Zen 6 probablemente contarán con N2P, reteniendo IOD en el nodo N3P con algunos modelos de nivel de entrada que continúan bajo N3P. Este enfoque subraya la reciente estrategia de AMD de utilizar procesos de vanguardia y rentables para los CCDs, al tiempo que relega la E/S insensible a la frecuencia a nodos estables para administrar los costos de fabricación y los riesgos de rendimiento.

En cuanto a especificaciones, los procesadores de escritorio Zen 6 ofrecen un futuro prometedor. Un único CCD de 12 núcleos permite que una configuración de CCD dual escale de forma natural a 24 núcleos y 48 hilos, eliminando la necesidad de configuraciones especializadas o de clase servidor. El aumento de la caché L3 impacta significativamente en las tareas sensibles a la latencia y los juegos, ofreciendo capacidad física adicional para futuras soluciones X3D.

Basado en los conocimientos actuales, las modificaciones de CCD de Zen 6 reflejan un aumento controlado de la densidad en lugar de un apilamiento radical; el conteo de núcleos y el crecimiento de la caché se logran a través de procesos estratégicos y mejoras de diseño dentro de una huella compacta. Esta filosofía de diseño se alinea con la progresión medida de AMD y prepara a Zen 6 para una amplia aplicabilidad en servidores, computadoras de escritorio y plataformas móviles.