Le brevet EP4579444A1 récemment publié d'Intel introduit un concept innovant appelé Software Defined Super Core (SDC), une stratégie visant à améliorer les performances des threads uniques en planifiant dynamiquement et en collaborant entre les cœurs, évitant ainsi les défis traditionnels de mise à l'échelle du matériel. Historiquement, les améliorations des performances des processeurs reposent sur les progrès de la technologie de processus, l'augmentation des fréquences et des tailles de noyau plus grandes. Cependant, à mesure que la loi de Moore décélère et que les contraintes de puissance deviennent plus prononcées, ces méthodes traditionnelles produisent des rendements décroissants. L'initiative SDC d'Intel, telle que décrite dans le brevet, représente un effort innovant pour surmonter les goulots d'étranglement des performances à thread unique en intégrant la planification logicielle au niveau de l'architecture, offrant ainsi une nouvelle voie pour les futurs processeurs d'améliorer les performances sans se baser uniquement sur l'échelle du matériel.

Le principe fondamental de la SDC est de permettre à plusieurs cœurs plus petits de fusionner virtuellement en un cœur logique plus grand lorsque nécessaire, exécutant collectivement des threads généralement gérés par un seul cœur. Ce processus consiste à diviser le flux d'instructions d'un thread en segments pouvant être parallélisés, les distribuant entre plusieurs cœurs pour exécution. De plus, des mécanismes comme les tampons de stockage parallèles sont utilisés pour maintenir l'ordre et la cohérence des données. Pour les applications et les systèmes d'exploitation, cela semble toujours être un seul cœur exécutant la tâche, ce qui ne nécessite donc pas de changements de la part des développeurs. Contrairement au multithreading conventionnel, l'accent est mis sur le parallélisme des charges de travail monoplace pour améliorer directement l'IPC (instructions par cycle), augmentant ainsi les performances du monocœur. En essence, les tâches qui étaient traditionnellement effectuées par un unique processeur sont maintenant exécutées de manière transparente par de multiples cœurs collaborant, ce qui se traduit par une efficacité nettement accrue sans altération de l'apparence extérieure.

Le potentiel de cette technique est surtout visible dans sa capacité à améliorer les performances sans nécessiter d'augmentations de tension et de fréquence, mais en s'appuyant sur des mécanismes de planification collaborative sous-jacents. Théoriquement, chaque fois qu'une application exige des performances exceptionnelles d'un seul cœur - comme un thread physique dans un moteur de jeu complexe, une tâche séquentielle dans l'informatique scientifique ou un goulot d'étranglement dans le front-end d'un compilateur - le processeur peut temporairement créer un "super-core" pour réduire significativement le temps d'exécution. Cette approche ajoute une nouvelle dimension à la barrière de performance monoplace de longue date à laquelle sont confrontés les architectes CPU. Néanmoins, la solution proposée par le brevet rencontre plusieurs défis. Un problème majeur réside dans l'atteinte d'une communication inter-cœur à faible latence ; les données doivent être échangées rapidement entre les petits cœurs, sinon les frais généraux de maintien de l'ordre d'instruction pourraient annuler les avantages. De plus, la complexité de la synchronisation se pose, nécessitant des mécanismes de cohérence de l'état et des données entre les cœurs, ce qui entraîne une augmentation des frais généraux de conception. La couche de planification du système d'exploitation doit également être mise à jour pour reconnaître et gérer efficacement les cœurs logiques SDC, sans quoi le mécanisme ne pourra pas fonctionner de manière optimale. De plus, étant donné que plusieurs petits cœurs sont intégrés dans un super-cœur, l'équilibre entre consommation d'énergie et efficacité énergétique doit être optimisé à l'aide d'algorithmes novateurs.

Ce brevet s'aligne sur les stratégies récentes d'Intel en matière de CPU. En commençant par Alder Lake, Intel a introduit une architecture hybride comprenant à la fois des cœurs P et E, dans le but de répondre aux exigences en matière de performance et d'efficacité énergétique en utilisant différentes tailles de cœurs. Dans la prochaine plate-forme Arrow Lake, l'augmentation des cœurs E vise à correspondre à la technologie de processus 20A avancée d'Intel, optimisant davantage l'équilibre entre performances et consommation d'énergie. Cependant, alors que ces architectures hybrides se concentrent sur le débit multi-threaded, les performances mono-threaded dépendent toujours de la taille et de la fréquence des P-cores. Le concept SDC devrait introduire une nouvelle dimension dans ce paysage : dans des scénarios futurs, plusieurs cœurs E ou P peuvent être logiquement combinés en un « super-cœur », ce qui peut potentiellement atténuer les contraintes de performance à un seul thread.

En particulier, il convient de noter l'implication active d'Intel dans les accélérateurs d'IA et les domaines de l'informatique hétérogène. De Meteor Lake, avec ses NPU intégrés, à ses accélérateurs d'IA de la série Gaudi pour les data centers, et les séries de GPU Arc et Rialto Bridge, Intel explore la synergie multi-unités. La SDC s'inscrit dans cette tendance car elle déplace l'accent de l'empilement de méga-cœurs vers l'intégration efficace de nombreuses unités de traitement plus petites. Contrairement à l'accent mis sur le raisonnement de l'IA ou la formation parallèle, SDC répond au défi traditionnel de l'exécution séquentielle à thread unique en accélérant les tâches grâce à des modifications virtuelles et de programmation.

Du point de vue de l'industrie, si SDC passe du brevet au produit, elle pourrait offrir à Intel un avantage concurrentiel. Actuellement, AMD améliore son IPC monocœur grâce à l'architecture Zen, couplée aux processus de fabrication avancés de TSMC, offrant des performances impressionnantes sur les gammes de produits Ryzen et EPYC. NVIDIA, quant à elle, maintient une position dominante dans les puces d'IA, avec son architecture Blackwell favorisée dans les data centers pour son haut débit et ses marges bénéficiaires substantielles. L'exploration d'Intel dans de nouvelles solutions pour les performances mono-thread pourrait renforcer son influence dans les secteurs du client et de l'informatique haute performance. Plus précisément, sur le marché des jeux et des applications dépendant d'un IPC élevé, SDC, en cas de succès, pourrait différencier Intel de ses concurrents.

Néanmoins, la SDC est encore au stade du brevet, avec un important travail à accomplir pour sa commercialisation. La complexité de la synchronisation des cœurs ou des adaptations de planification au niveau du système d'exploitation nécessitera des investissements significatifs en R&D. La décision d'Intel d'intégrer cette technologie dans les générations futures après Arrow Lake reste incertaine. Cependant, cette exploration conceptuelle souligne une tendance importante : alors que l'échelle du matériel physique génère des rendements décroissants, les fabricants de processeurs se tournent de manière innovante vers des solutions logicielles et intégrées à la logique. Tout comme la virtualisation a transformé l'utilisation des ressources informatiques serveur, les supercœurs définis par logiciel pourraient un jour redéfinir notre perception des performances monocœurs.