AMDは2026年に「ヴェネツィア」と名付けられた第6世代EPYCプロセッサを発表する予定です。これらのプロセッサは、TSMCの最先端の2nmプロセス技術を使用して製造されたAMDの革新的なZen 6およびZen 6 Cコアアーキテクチャを活用します。この進化により、コア数、キャッシュ容量、電力効率が大幅に改善され、クラウドコンピューティング、人工知能、エンタープライズソリューションの広範なアプリケーションに対応します。 Veniceシリーズは、スタンダードなZen 6と、より高密度なZen 6 Cの2つの異なるコアアーキテクチャを提供します。Zen 6コアは、シングルスレッドのパフォーマンスと周波数を重視して高い性能要求に応える設計となっています。一方、Zen 6 Cは、スレッド集約型のマルチコアタスクに最適化されています。フラッグシップモデルは256個のZen 6 Cコアと512スレッドを搭載し、以前の第5世代EPYCトリノの最大192個のZen 5 Cコアから33%増加しました。対照的に、標準のZen 6バージョンは最大96コアと192スレッドを搭載し、トリノのZen 5モデルと同等ですが、新しいアーキテクチャとプロセスによってパフォーマンスと効率が大幅に向上しています。 マルチチップモジュールとして構築されたこのプロセッサは、12個以上のZen 6コアまたはZen 6 Cコアを統合した最大8個のコンピューティングチップを収容します。各CCDには128MBのレベル3キャッシュ（L3）が搭載されており、トリノで見られるCCD1台あたり最大64MBの2倍となり、合計1024MBのキャッシュ容量です。このアーキテクチャは、メモリアクセス速度を向上させ、特にデータベース管理や機械学習推論などのメモリーに敏感なワークロードに有効です。Zen 6 Cコアは、コアあたり約2MBのL3キャッシュを割り当て、要求の厳しいアプリケーションでのキャッシュ効率を最大化します。Zen 6コアは、高い周波数と複雑な計算タスクをサポートするため、シングルコアキャッシュの比率が高いです。 Veniceシリーズは、新しいSP7とSP8ソケットプラットフォームに対応しています。SP7はハイエンドのデュアルソケットサーバ向けで、最大256個のZen 6 Cコアを収容でき、その熱設計電力（TDP）は最大600Wで、トリノの400Wから50%増加しています。対して、SP8は、最大128個のZen 6 Cコアと350〜400WのTDPを備えたシングルおよびエントリーレベルのサーバ向けに設計され、パフォーマンスとエネルギー効率のバランスを追求しています。SP7プラットフォームは16チャネルのDDR5メモリをサポートし、SP8は12チャネルのDDR5メモリをサポートし、様々なデータセンター要件を満たすために高帯域幅のメモリアクセスを保証します。さらに、VeniceはPCIe 5.0とCXL 2.0をサポートし、I/Oパフォーマンスとメモリのスケーラビリティを向上させています。 NanoSheet技術を搭載したTSMCの2nmプロセス（N2）は、3nmプロセスと比較して約15%の性能向上および25%の電力削減を提供し、優れた電力効率を発揮します。Zen 6アーキテクチャと組み合わせた場合、このプロセスはエンタープライズおよびクラウドのワークロードにおいてプロセッサの指示毎クロックレートを推定10〜15%向上させ、最適化により高性能コンピューティングおよびAIタスクの潜在的向上を実現します。さらに、2nmプロセスはトランジスタ密度を向上させ、コア集積を高め、ダイサイズを小さくして生産コストを削減します。 Veniceプロセッサは、8コアから256コアまでの幅広い構成を持ち、エッジコンピューティングからハイパースケールデータセンターまでの多様なニーズに対応します。フラッグシップのEPYC 9006（Zen 6 C）は、仮想化、コンテナ化、AIトレーニングに適した256コアと512スレッドを提供します。ミッドティアモデルは、データベースやエンタープライズアプリケーションに最適化された64コアまたは96コアを提供します。AMDはまた、チップとプロセッサ間の高帯域幅、低レイテンシの通信を確保し、多重システムのスケーラビリティを向上させるために、Infinity Fabricインターコネクトアーキテクチャを引き続き活用すると期待されます。 前身と比較すると、ヴェネツィアはモジュール性とアーキテクチャの柔軟性が強調されています。最大8つのCCDレイアウトは、トリノの最大16個のCCDから減少していますが、キャッシュ容量の増加とコア設計の最適化によりパフォーマンスが改善されています。AMDはまた、複雑なワークロードのレイテンシを最小化し、実行効率を向上させるため、新しい分岐予測器と命令プリフェッチメカニズムを導入するかもしれません。さらに、プロセッサはAVX-512命令セットの包括的なサポートを維持し、AIと科学コンピューティングの機能を強化します。 AMDのEPYCラインは、2017年の創業以来、コア数の増加、低消費電力、コストメリットにより、2018年の2%から2024年には34%に市場シェアを拡大しました。Veniceのリリースにより、IntelのXeonラインナップに対するサーバ市場におけるAMDの競争力がさらに強化されると予想されています。インテルは、Panther Cove-XアーキテクチャをベースとしたDiamond Rapidsプロセッサを今年発表する予定で、最大200コアを搭載する可能性がありますが、AMDのプロセス技術とキャッシュ容量の進歩は、電力効率とマルチスレッドパフォーマンスで優位性を与える可能性があります。 現在、ヴェネツィアはフローを進み、生産検証段階に入っています。AMDとTSMCのコラボレーションは、2nmプロセスの安定した量産を確保するために不可欠であり、最初のチップはアリゾナ州にあるTSMCのFab 21施設で生産される予定です。今後数ヶ月間で、AMDはデータセンターのお客様に概説されたアップグレードパスを提供するために、追加のSKU仕様とパフォーマンス指標を開示する可能性があります。Veniceの発売は、AMDの高性能コンピューティングにおける持続的なイノベーションを反映しているだけでなく、データセンターの効率化と計算密度の向上を目指しています。