最新のファイナンシャルアナリストデーイベントで、AMDは次世代EPYC Veniceプロセッサに搭載されるZen 6アーキテクチャの詳細を発表しました。公式発表によると、パフォーマンス、電力効率、スレッド密度のいずれも大幅に改善され、今後数年間にわたる競争相手のサーバーCPUの全体像がさらに明確化されます。

パブリックスライドによると、EPYC Veniceは、SPECrate 2017 INTベンチマークにおいて、同じデュアルソケットプラットフォームで以前のEPYC Torinoを上回る70%以上のパフォーマンスと電力効率を提供しています。この比較は、2個のZen 6 Veniceプロセッサと2個のZen 5 Torinoプロセッサのサンプルを含んでおり、この改善の約3分の1はコア数の増加に起因しています。残る利点はIPC、クロック周波数、キャッシュ及びスケジューリングの最適化によるものです。さらに、スレッド密度も改善され、Veniceの総スレッド数は前の世代と比べて30%以上増加しました。

EPYCラインアップとして初めて、Zen 6アーキテクチャは最大256コア/512スレッドの構成をサポートし、トリノの192コア/384スレッドから33%増加します。この進歩は、CCDモジュールの数を12に増やすことで、単一プロセッサのコア密度をさらに高めることによって達成されます。Olympic Ridge（デスクトップ製品）やMedusa/Gator（モバイルプラットフォーム）などのコンシューマー製品ラインにも同じ製造ノードが採用され、データセンターからコンシューマーセグメントまでのアップグレードを可能にします。

Zen 6は、TSMCの2nm GAA（ナノシート）プロセスをベースに構築されており、従来のFinFETノードから新しいGAAトランジスタアーキテクチャへの大幅なアップグレードを示しています。プロセス技術指標によれば、GAAは同じ性能レベルで消費電力を25〜30%削減し、同じ消費電力で性能を10〜15%向上させ、トランジスタ密度を15%向上させます。アーキテクチャ上、Zen 6はより効率的なワイドベクトル実行ユニットと強化されたフロントエンド及びブランチ予測モジュールを備えています。Zen 5のAI命令とマトリックス拡張レイアウトを維持し、将来の複雑な推論や加速ニーズに対応するための堅実な基盤を形成しています。

特に、パフォーマンスの向上がAI集約的なワークロードに関連している場合が多い中、この解析ではAIやマトリックスコンピューティングのシナリオは除外されています。AMDの70%以上の改善は従来の整数スループットテストに基づいており、この指標はアーキテクチャ、製造プロセス、コア数の変更の累積効果を単なるソフトウェア駆動の強化から区別するのに役立つことを示唆しています。

AMDのサーバーロードマップにおいて、Zen 6 Veniceはトリノによって設定された勢いを維持しながら、次世代のZen 7への道を開くように設計されています。AMDのサーバ市場における包括的な戦略は、クラウド展開の拡大、エンタープライズアプリケーションの拡張、AIワークロード競争力の強化という三つの柱に基づいています。コア数の増加、2nmプロセスによる効率的な電力管理、多重プラットフォームの強化により、EPYCラインナップはクラウドプラットフォームの継続的な拡張のための堅実な基盤を形成しています。

AMDは、キャッシュアーキテクチャやインターコネクト構造、特定の周波数戦略の詳細を含むZen 6の完全な技術文書を未だ公開していませんが、全体的なロードマップの進展は、EPYC VeniceがRyzenシリーズのスケーラビリティを実現すると同時に、Zenアーキテクチャにおける高密度と電力効率を保存し続けることを指摘しています。CCD数の拡大は、最大24コアのハイエンドデスクトップモデルの可能性を示唆し、現在のハイエンドプロセッサの仕様を刷新し、今後のOlympic Ridgeシリーズのパラメータを設定します。

Zen 6により、AMDはサーバー市場で50%以上のシェアを占めるという野心を実現に近づけています。近年、EPYCのラインアップ全体はクラウドサービス、大規模データベース、HPC（高性能コンピューティング）での成長を遂げ、Veniceおよびその後のZen 7はこの成長路線を継続する準備が整っています。Zen 6アーキテクチャは、プロセス技術、コアサイズ、アーキテクチャの洗練を同時に進展させ、進化する競争環境の中でAMDにとって重要な段階を示しています。