現在の半導体業界では、パッケージ技術がチップ製造においてますます重要な役割を果たしています。特に、マルチチップアーキテクチャの普及に伴い、小型チップ間の高密度相互接続や多層集積技術が注目されています。これまでのところ、TSMC はこの領域で優位に立ってきましたが、インテルの新たな取り組みが業界の関心を集め、競争環境に変化が生じています。

最近では、いくつかの主要ハイテク企業が、EMIB や Foveros、SoIC などの専門スキルを求める求人を出しています。クアルコムやアップルといった企業が、インテルの技術を主軸とするスキルセットの重要性を強調しています。特に、これらのスキルは DRAM パッケージング、データセンターの製品管理、大規模統合プロジェクトなど、次世代チップの初期設計段階で不可欠とされています。このため、インテルの技術ロードマップは、大手メーカーによる未来のチップ開発計画の主要な焦点となっています。

インテルは、高度なパッケージング技術を用いた製品ポートフォリオの構築に成功しています。EMIB 技術により、パッケージ基板に埋め込まれたシリコンブリッジを活用して、広大な中間層を必要とせずに短い経路での相互接続を可能にしています。これにより、高帯域幅および高 I/O チップ設計を柔軟に実現できるようになります。また、EMIB を活用したスケーリングソリューションは、2.5Dおよび3.5Dの集積構造を形成し、多くのチップを統合する際に配線密度を向上させます。さらに、TSV スタッキングを利用した Foveros 技術により、3D 垂直統合が可能になり、ロジックチップやキャッシュ、特定のアクセラレーションモジュールのより効率的な統合を実現します。Foveros Direct は、ポイントツーポイントの相互接続を提供し、超低レイテンシかつエネルギー効率の高い設計に対応します。

TSMC の CoWoS や SoIC 技術と対比して、インテルは独自のスタック方法と相互接続密度を提供し、市場での差別化を図っています。より高い設計柔軟性を必要とするプロジェクトや、マルチベンダー戦略を追求する企業に特に有用です。パッケージ技術の需要が高まる中、大規模な注文に対応するためのスケジュール調整に課題が出てきており、より多くのベンダーが新しい手法を模索しています。

業界からの反応では、インテルの技術戦略が外部からも評価されていることが窺えます。いくつかのチップ設計会社が Foveros 技術のスタック構造とその潜在的なクロスチップレイテンシーを称賛しており、多くのサプライチェーンパートナーが採用活動や設計検証の場で EMIB と Foveros を重視し始めています。具体的な量産計画を直接示す求人情報こそありませんが、これらの技術に対する業界の関心が高まっていることは明らかです。

高性能コンピューティングの需要が急増する中、マルチチップパッケージ技術は、システム設計における重要な要素としての地位を確立しています。また、サプライチェーンの多様性とプロセスソリューションの柔軟性は、企業がカスタマイズチップを開発する上での重要な考慮事項です。インテルの高度パッケージングへの取り組みは、設計の自由度を求めるベンダーにとって有望なチャンスを提供するとともに、未来のパッケージ技術のさらなる開拓を促進しています。