인텔, 첨단 패키징 기술 공식 선보이며 TSMC보다 우위를 주장
최근 인텔은 EMIB (Embedded Multi-Die Interconnect Bridge) 패키징 기술과 TSMC의 2.5D 패키징 경로를 직접 비교했습니다. 인텔의 설계 데모에서 EMIB는 특히 칩 수, 상호 연결 밀도 및 생산 수율이 동시에 증가함에 따라 엔지니어링 현실에 더 기반을 둔 패키징 솔루션으로 반복적으로 소개되었습니다.
EMIB는 새로운 기술이 아니며, 최근 몇 년간 Ponte Vecchio, Sapphire Rapids, Granite Rapids, Sierra Forest 및 곧 대량 생산 예정인 Clearwater Forest와 같은 여러 세대의 인텔 제품에 구현되었습니다. 이는 포장 기술의 진정한 전환점이 실험실에서가 아니라 대량 생산된 제품의 지속적인 세대에 있기 때문에 중요합니다. EMIB는 처음부터 "전체 중간 계층 대안"으로 포지셔닝되지 않았으며, 실리콘 사용량이 최소화되어 가장 밀도가 높은 상호 연결성을 달성하는 것을 목표로 했습니다.
반면 TSMC의 기존 2.5D 패키징 방법은 전체 실리콘 인터포서에 의존하여 TSV (Through-Silicon Vias)를 통해 칩 간 대규모 상호 연결을 구축합니다. 이 아키텍처가 처음에는 간단하게 제공되었지만, 인터포서는 계산 작업을 수행하지 않지만 고품질 실리콘 리소스를 필연적으로 차지하게 되어 명백한 비용을 발생시켰습니다. 칩의 크기와 수가 증가함에 따라 인터포서의 면적이 급속히 증가하여 비용, 설계 복잡성 및 수율 압력이 증가합니다.
인텔은 데모에서 이 문제를 반복적으로 강조했습니다. 광범위한 이기종 통합을 필요로 하는 칩의 경우 병목 현상은 종종 컴퓨팅 단위에서 발생하는 것이 아니라 상호 연결에 할당된 실리콘 영역에서 발생합니다. "인터포서가 커질수록 TSV가 더 많이 필요하며, 프로세스 창이 좁아지고 궁극적으로 제조성과 비용 효율성에 영향을 미칩니다. 이러한 측면은 또한 마스크 또는 기판의 한계에 도달하면 설계 유연성이 감소하기 때문에 2.5D 패키지의 물리적 치수에 대한 현실적인 상한을 설정합니다.
EMIB의 전략은 이와 크게 다릅니다. 전체 실리콘 인터포서를 도입하는 대신, 패키지 기판 내에 작은 실리콘 브리지를 직접 내장하여 고밀도 상호 연결이 필요한 경우 "해안-해안" 고속 액세스를 보장합니다. 이러한 브리지는 순전히 라우팅 목적으로 설계되었으며 주문형 배포를 위해 크기를 조정합니다. 이 아키텍처를 선택하면 칩 레이아웃이 인터포셔 블록의 모양에 의해 제약되지 않으며, 여러 개의 논리 칩, 가속기 및 HBM 스택을 보다 유연하게 결합할 수 있습니다.
구현 측면에서 EMIB는 여러 파생 제품을 이끌었습니다. EMIB 2.5D는 논리 대 논리 및 논리 대 HBM 간 고밀도 상호 연결에 중점을 두고 있으며, EMIB-M은 브리지 내에 MIM 용량을 통합하여 전원 무결성을 향상시킵니다. 한편, EMIB-T는 더 복잡한 신호 및 전력 경로를 지원하기 위해 TSV를 도입합니다. 2017년부터 이러한 브리지 구조물은 성숙한 공급망과 조립 프로세스에 의해 지원되어 대량 생산에 들어왔습니다.
또한 EMIB 3.5D는 Foveros 3D 스태킹과 함께 활용되어 단일 패키지에 여러 층의 이질적인 칩을 통합합니다. 인텔 데이터센터 GPU 맥스 시리즈 SoC는 47개의 활성 다이 유닛과 5개의 프로세스 노드에 걸쳐 1000억 개의 트랜지스터를 포함하며, 이는 기존 2.5D가 수용할 수 있는 것보다 훨씬 더 복잡한 패키지입니다. 이 규모에서 전체 인터포서 레이어와 관련된 비용 및 수율 위험은 빠르게 증폭되어 브리지 상호 연결의 이점을 강조합니다.
인텔은 세 가지 주요 이점을 요약했습니다. 즉, 표준 패키지 치수 내에서 수율 향상, 비용 통제를 위한 명확한 영역, 설계 프로세스 간소화 등 위에서 설명한 구조적 불균형에 기반한 개념입니다. 브리지가 작을수록 잠재적 고장의 영향이 줄어들고, "순수한 상호 연결 실리콘"의 비용을 피할 수 있어 자재 비용이 절감되며, 상호 연결 배치를 모듈식으로 재사용함으로써 관리 가능한 설계 및 검증 프로세스를 가능하게 합니다.
이러한 패키지 접근 방식에 대한 그림은 인텔의 광범위한 야망을 분명하게 전달합니다. Foundry 이니셔티브가 진행됨에 따라, 특히 18A 및 14A 노드가 외부 고객에게 개방됨에 따라 패키징 기능은 내부 지원을 초월하여 고급 계약을 수락하는 결정적인 기준이 되었습니다. EMIB-T 및 Foveros와 같은 기술은 프로세스 노드 엔지니어링 기능과 일치하는 인텔의 "백엔드 통합" 역량을 보여줍니다. 첨단 패키지가 보완적인 프로세스가 아니라 성능 증폭력 역할을 하는 데 점점 더 중요한 역할을 수행할 수 있기 때문에 인텔의 접근 방식의 성숙도는 TSMC가 전통적으로 지배했던 영향력의 균형을 전환하여 업계에서 더 큰 통제력을 주장할 수 있는지 여부에 직접적으로 영향을 미칠 것입니다.
관련 뉴스
