최근 인텔은 2025 VLSI Technology and Circuits Symposium에서 18A 프로세스 노드에 대한 추가 기술 세부 사항을 공개했습니다. 이러한 발전은 인텔의 IDM 사업에 매우 중요한 역할을 합니다. 18A 프로세스는 기존 인텔 3 프로세스를 대체하여 성능, 전력 효율성 및 칩 밀도를 크게 향상시킬 수 있습니다. 이 혁신은 PowerVia 백사이드 전력 전달 기술과 결합된 RibbonFET 게이트 올 어라운드 트랜지스터를 사용하여 Panther Lake 및 Clearwater Forest와 같은 서버 프로세서에서 올해 말에 사용될 예정입니다.

18A 프로세스의 핵심은 기존 FinFET 설계를 대체하는 리본 FET 트랜지스터입니다. 게이트가 채널을 둘러싸고 있는 구조를 사용함으로써, 리본 FET는 게이트-채널 전기 제어를 향상시키고, 단위 면적당 더 큰 유효 채널 폭과 기생 용량 감소, 그리고 FinFET에 비해 설계 적응성을 높입니다. 전력, 누출 및 속도의 균형을 맞춘 최적의 로직 회로 성능을 위해 인텔은 180nm 및 160nm 트랜지스터 라이브러리를 개발했습니다. 또한 SRAM 특정 대역폭 설계는 비트 셀 성능을 더욱 향상시켜 18A를 컴퓨팅 집약적 애플리케이션에 적합하게 만들어줍니다. PowerVia 백사이드 전원 기술 또한 전원 라인을 트랜지스터의 뒷쪽으로 재배치하여 신호 RC 지연 및 전압 강하를 크게 줄입니다. 이 아키텍처는 로직 밀도와 표준 셀 활용도를 향상시켜 최악의 경우 전압 강하를 10배 줄이고 셀 활용도를 8-10% 향상시킵니다. 프런트엔드 상호연결 설계 및 DTCO(Design-Technology Co-Optimization)의 향상된 기능으로 18A의 성능이 더욱 증대됩니다.

인텔 3 프로세스와 비교할 때 18A는 동일한 전력 수준에서 15% 이상의 성능 향상, 1.1V에서 약 25% 더 높은 주파수, 0.65V까지의 저전압 작동을 지원하며, 동일한 클럭 주파수에서 최대 38%의 전력 소비를 절감합니다. 이러한 이득은 리본 FET 트랜지스터의 효율적 특성, PowerVia의 저임피던스 전력 전달 및 최적화된 프런트엔드 상호 연결 설계 덕분에 가능합니다. 18A는 또한 칩 밀도가 약 30% 향상되었으며, 특정 경우에는 39%까지 증가했습니다. 특히, 프로세스는 180nm 고성능(HP) 라이브러리 높이(인텔 3의 경우 240nm와 비교), 160nm 고밀도(HD) 라이브러리 높이(인텔 3의 경우 210nm와 비교), 32nm의 M0/M2 금속 레이어 피치 감소(인텔 3의 경우 30/42nm와 비교)를 지원합니다. SRAM 셀 영역은 한층 더 최적화되었으며, HCC(고용량) SRAM 셀 영역은 0.023㎛²이고 HDC(고밀도) SRAM 셀 영역은 0.021㎛²로 인텔 3에 비해 30% 향상되었습니다. 전면 금속층 구성은 10층(저비용 또는 고밀도)에서 14-16층(고성능)까지 다양하며, 뒷면 금속층 구성은 3+3층입니다. 이러한 사양은 트랜지스터 크기, 상호 연결 밀도 및 메모리 셀 설계에 대한 18A의 포괄적인 최적화를 강조하여 데이터 센터, AI 및 고성능 컴퓨팅 장치를 위한 기술적 기반을 구축합니다.

18A 공정의 도입은 반도체 산업의 경쟁이 심화되는 가운데 이뤄집니다. TSMC는 2025년에 비슷한 GAA 트랜지스터 아키텍처 2nm 공정의 대량 생산을 시작하기 위해 노력하고 있으며, 개선된 버전은 2026년에 예상됩니다. 한편, 삼성은 자체 2nm 공정 개발을 가속화하고 백사이드 전력 전달 기술을 조사하고 있습니다. 인텔의 18A는 리본 FET 및 PowerVia 기술을 결합하여 탁월한 성능, 전력 효율 및 밀도를 제공합니다. 예를 들어, 18A는 백사이드 전력 기술의 최적화된 전력 전달 효율 덕분에 고부하 시나리오에서 뛰어난 성능을 발휘합니다. 또한, 18A는 다중 트랜지스터 뱅크와 금속 계층 구성을 지원하여 유연성을 제공, 저전력 모바일 장치에서 고성능 서버에 이르기까지 다양한 애플리케이션을 수용할 수 있습니다.

18A 프로세스는 인텔 내부 사용에만 국한되지 않고, 인텔 Foundry Services (IFS)를 통해 외부 클라이언트에게 제공됩니다. 인텔은 트랜지스터 크기를 추가로 최소화하고 상호 연결 설계 최적화를 통해 비용을 절감하면서 성능을 향상시킬 계획이며, 2026년부터 2028년까지 18A-P 및 18A-PT 프로세스 노드를 출시할 예정입니다. 이러한 미래 노드는 Foundry 고객에게 더 많은 선택권을 제공하고, 글로벌 반도체 시장에서 인텔의 경쟁력을 강화할 것입니다.

기술적인 관점에서, 18A 프로세스의 성공은 트랜지스터 아키텍처, 전력 관리 및 상호 연결 기술에 대한 인텔의 광범위한 혁신에 기인합니다. 리본 FET 트랜지스터는 인텔이 FinFET 시대를 초월한 발전을 상징하며, 우수한 채널 제어와 설계 유연성을 통해 향상된 칩 성능을 위한 기초를 제공합니다. PowerVia 백사이드 전원 기술은 전력 전달 경로를 재설계함으로써 고밀도 칩의 기존 전력 공급 병목 현상을 극복합니다. 프런트엔드 상호 연결 업그레이드 및 DTCO 최적화를 통해 다양한 워크로드에서 효율적인 18A 작동을 보장합니다. 이러한 기술의 시너지 효과를 통해 18A는 고성능 컴퓨팅 및 AI 교육에서 저전력 모바일 장치에 이르기까지 다양한 애플리케이션에서 뛰어난 성능을 발휘할 수 있습니다.

업계 트렌드의 맥락에서, 반도체 프로세스 노드의 지속적인 축소는 컴퓨팅 기능의 기하급수적인 성장을 이끌고 있습니다. 반도체를 위한 국제 기술 로드맵(ITRS)은 2나노미터 및 더 작은 공정이 몇 년 안에 주류가 될 것이라고 예측합니다. 인텔의 18A 프로세스는 GAA 트랜지스터와 백사이드 전원 기술을 적극적으로 채택하여 기술적 우위를 확보했습니다. 동시에, 인텔의 주조 부문에서의 노력은 글로벌 반도체 공급망의 다양화를 반영합니다. IFS를 통해 현지화된 제조를 제공함으로써 인텔은 Qualcomm과 Amazon Web Services와 같은 잠재 고객을 유치했습니다. 2025년 대량 생산 목표가 다가옴에 따라 18A 프로세스의 성공은 반도체 분야에서 인텔의 기술적 위치를 강화하고, 동시에 고성능 컴퓨팅, 인공지능 및 저전력 장치의 발전을 주도할 것입니다.