TSMC está experimentando una demanda sin precedentes de chips de inteligencia artificial (IA) y la demanda de GPU de NVIDIA para centros de datos ha aumentado considerablemente. Para satisfacer los pedidos de los clientes, se está considerando la construcción de nuevas instalaciones. Uno de los cuellos de botella es la capacidad de empaquetado de CoWoS, y TSMC está explorando activamente nuevas tecnologías de empaquetado además de ampliar su capacidad.

Según informes de medios relacionados, una fuente del sector reveló recientemente que TSMC está desarrollando una nueva tecnología avanzada de empaquetado de chips que utilizará sustratos rectangulares en lugar de las tradicionales obleas redondas. Esta innovación permitirá colocar más chips en un solo sustrato, lo que satisfará las necesidades de fabricación de los futuros chips de IA. Aunque la investigación aún se encuentra en sus primeras fases y puede que falten varios años para que esté lista para la producción, representa un cambio tecnológico significativo que sitúa a TSMC una vez más a la vanguardia de la tecnología de fabricación de chips.

Se cree que TSMC está probando un sustrato rectangular de 515 mm x 510 mm. En comparación con las actuales obleas de 12 pulgadas (300 mm), la superficie disponible es más de 3,7 veces mayor, lo que responde mejor a la creciente demanda de chips del mercado. El uso de sustratos rectangulares también puede eliminar de manera más eficiente las virutas incompletas en los bordes de las obleas redondas. Aunque pueda parecer que sólo ha cambiado la forma de las obleas, en realidad requiere una renovación completa de todo el proceso de fabricación.

TSMC respondió a los informes de los medios afirmando que sigue de cerca los avances y la evolución de las tecnologías de empaquetado avanzadas, incluida la tecnología de empaquetado a nivel de panel.