Lors de la conférence Advancing AI 2025 à San Jose, Californie, organisée par AMD, la PDG Dr. Lisa Su a révélé des projets futurs captivants pour la gamme de produits de data center de l'entreprise. AMD a dévoilé sa feuille de route lors de l'évènement, annonçant que les processeurs EPYC Venice, basés sur l'architecture Zen 6 presque futuriste et intégrant 256 cœurs, seront présentés en 2026. De plus, les processeurs EPYC Verano, qui exploiteront l'architecture Zen 7, ainsi que la série d'accélérateurs Instinct MI500, feront leur apparition en 2027.

Le processeur EPYC Venice, à la pointe de la sixième génération de la série EPYC d'AMD, repose sur la microarchitecture innovante Zen 6 avec un lancement prévu au second semestre 2026. Deux variations seront disponibles : une variante Zen 6 standard et une variante Zen 6C à densité de cœur augmentée. Le modèle standard supportera jusqu'à 96 cœurs et 192 threads avec un maximum de 8 CCD, tandis que la version Zen 6C élève le nombre de cœurs à 256, permettant 512 threads dans une configuration identique de 8 CCD. Comparé à la cinquième génération EPYC Turin (variantes Zen 5C avec jusqu'à 192 cœurs, 384 threads et 12 CCD), Venice marque une avancée en matière de densité de noyau et de performance de traitement multithreads. Cette conception reflète la stratégie multicœur d'AMD pour cibler les applications dans le cloud computing, le calcul haute performance et l'analyse de données à grande échelle.

Fabriqué avec le procédé de fabrication 2nm de TSMC, le processeur Venice démontre une amélioration notable de la densité des transistors et de l'efficacité énergétique par rapport à ses prédécesseurs, qui utilisaient des procédés 3nm et 4nm. AMD a annoncé que Venice atteindrait une bande passante mémoire de 1,6 To/s, une amélioration significative par rapport aux 614 Go/s actuels, grâce à la prise en charge de la mémoire DDR5 à 16 ou 12 canaux et de technologies émergentes telles que MR-DIMM ou MCR-DIMM. De plus, la bande passante entre le processeur et le GPU devrait doubler grâce aux interfaces PCIe 6.0, offrant des taux de transfert bidirectionnels allant jusqu'à 128 Go par seconde (hors codage). Avec ses 128 voies PCIe, le débit de données augmentera considérablement pour répondre aux applications nécessitant une bande passante élevée telles que la formation et l'inférence en IA. AMD prédit également que Venice offrirait une amélioration de performance d'environ 70% par rapport à son prédécesseur grâce à des optimisations architecturales, des avancées de procédé et une densité de noyaux accrue.

EPYC Venice adoptera les nouveaux sockets SP7 et SP8, le SP7 étant destiné aux serveurs haut de gamme nécessitant plus de puissance et de fonctionnalités, tandis que le SP8 vise à fournir une solution économique pour les serveurs d'entrée de gamme. La consommation énergétique de Venice pourrait dépasser les 700 W du sommet actuel du socket SP5, atteignant potentiellement ou dépassant 1 000 W. En réponse à cette hausse de puissance, AMD pourrait mettre en œuvre des solutions avancées de refroidissement pour maintenir la stabilité du système.

Lancé conjointement avec l'EPYC Venice, la série d'accélérateurs Instinct MI400 est attendue en 2026. Cette série devrait offrir jusqu'à 40 PFLOP de puissance de calcul, augmentant de dix fois par rapport à la série MI350 actuelle. Le MI400 sera équipé de 432 Go de mémoire HBM4 avec une bande passante de 19,6 To/s, marquant le premier accélérateur GPU à utiliser la HBM4, surpassant de manière significative les solutions existantes basées sur HBM3. Les caractéristiques de bande passante élevée et de faible latence de HBM4 le rendent particulièrement attrayant pour les modèles de langage hyperscale et les applications d'IA générative. AMD prévoit d'intégrer les EPYC Venice, Instinct MI400 et les FPGA Vulcano dans les racks de data center Helios, afin de créer une plateforme de calcul haute performance et d'IA cohérente, améliorant les performances et l'évolutivité au niveau du système.

Vers 2027, AMD prévoit de lancer le processeur EPYC Verano et la série d'accélérateurs Instinct MI500. L'EPYC Verano devrait exhiber l'architecture Zen 7, promettant des avancées dans le jeu d'instructions, la conception du cache et les ratios d'efficacité énergétique. Bien que les détails de la série Instinct MI500 restent non divulgués, AMD a indiqué qu'elle augmenterait considérablement les capacités d'inférence en IA, ciblant les systèmes de rack AI avancés. Le MI500, qui pourrait tirer parti du processus A16 de TSMC (en production de masse d'ici fin 2026), devrait également intégrer une technologie backside pour optimiser l'utilisation de l'énergie et les performances.

Cette feuille de route souligne le mouvement de l'industrie des centres de données vers des densités de noyau plus élevées, une puissance de calcul amplifiée et une efficacité de bande passante mémoire accrue. Face à l'essor des charges de travail de l'IA, des processeurs capables de gérer des tâches informatiques parallèles massives deviennent indispensables, où la mémoire haut débit et les technologies d'interconnexion rapide sont des constituants critiques. La combinaison de l'EPYC Venice et du MI400 répondra robustement aux besoins du cloud computing, aux efforts scientifiques et à la formation en IA d'ici 2026, tandis que Verano et le MI500 repousseront continuellement les limites technologiques en 2027.

Du point de vue concurrentiel, l'EPYC Venice 256 cœurs d'AMD entre en concurrence directe avec les futurs processeurs Xeon d'Intel, notamment Diamond Rapids et Clearwater Forest, qui miseront également sur un nombre de cœurs élevé et des tissus avancés. Récemment, la série EPYC d'AMD a maintenu un avantage en performance multi-cœurs, avec EPYC Genoa (Zen 4, 96 cœurs) déjà surclassant l'Intel Xeon Platinum 8380 jusqu'à quatre fois. Le lancement de Venice est susceptible d'élargir cet écart, particulièrement dans les secteurs du cloud et des data centers hyperscale. Simultanément, les processeurs ARM comme Amazon Graviton 3, appréciés pour leur efficacité énergétique, peinent cependant à rattraper les performances dans le calcul haute performance où l'architecture x86 est prédominante. En augmentant son nombre de cœurs et en améliorant la bande passante, AMD consolide son leadership sur le marché des serveurs x86.

La plateforme Helios d'AMD, intégrant processeurs, accélérateurs et cartes d'interface réseau, telle que la carte réseau Vulcano 800 GbE, incarne la vision d'AMD pour des solutions de data center complètes. La carte réseau Vulcano, conforme à la spécification UEC 1.0, fournit jusqu'à 800 Gbps de bande passante réseau, saisissant efficacement les goulots d'étranglement des données et renforçant l'efficacité globale du système. Cette pile complète assure la synergie entre les composants matériels, fournissant aux clients des performances accrues avec un coût total de possession réduit.

Techniquement, l'architecture Zen 6 devrait présenter des innovations dans la conception du cache, y compris un cache L3 plus large (jusqu'à 128 Mo par CCD) et un cache L2 amélioré pour réduire la latence et booster les performances multi-threads. En outre, AMD pourrait intégrer des technologies d'interconnexion de puce avancées dans Venise, telles que CoWoS-S ou InFO_LSI de TSMC, pour des communications inter-puces plus rapides. Cela favorise une collaboration efficace dans des environnements à nombre élevé de cœurs, notamment dans les conceptions de modules multi-puces (MCM).

Les séries EPYC Venice, Verano et Instinct MI400 et MI500 d'AMD soulignent son engagement durable dans le leadership du marché des centres de données. Grâce à des processus de fabrication de pointe, une densité de noyaux amplifiée et une bande passante optimisée, AMD s'apprête à répondre aux exigences actuelles en IA et en calcul haute performance tout en posant les bases pour de futurs progrès. La sortie de Venice et MI400 en 2026 marquera un bond significatif dans les performances, tandis que Verano et MI500, arrivant en 2027, continueront à étendre les horizons de l'IA et du cloud computing. Ces innovations devraient captiver tant les passionnés de technologie que les acteurs industriels.