AMD は最近、カリフォルニア州サンノゼで開催された Advanced AI 2025 カンファレンスで、CEO の Lisa Su 博士が同社のデータセンター製品ラインナップの将来計画を発表しました。このイベントでは、2026 年に発売予定の Zen 6 アーキテクチャをベースにした最大 256 コアの EPYC Venice プロセッサが紹介されました。さらに、Zen 7 アーキテクチャを搭載する EPYC Verano プロセッサと Instinct MI 500 アクセラレータシリーズは 2027 年に登場する予定です。
第 6 世代の EPYC Venice プロセッサは、革新的な Zen 6 マイクロアーキテクチャを誇り、2026 年後半に発売される予定です。これには標準の Zen 6 バリアントと、高いコア密度の Zen 6 C バリアントの 2 バージョンがあります。標準モデルは最大 96 コアと 192 スレッドを 8 つの CCD でサポートしますが、Zen 6 C バージョンではコア数が 256 に増加し、512 のスレッドを同じ CCD 設計内で処理可能です。第 5 世代 EPYC トリノと比較して、Venice はコア密度とスレッド処理能力に優れた性能を発揮します。この設計は、クラウドコンピューティング、高性能コンピューティング、大規模データ分析のニーズに対応する AMD のマルチコア戦略に合致しています。
TSMC の 2 nm プロセスで製造された Venice プロセッサは、3 nm および 4 nm 技術を使用した前世代製品と比較してトランジスタ密度と電力効率が向上しています。AMD は、新しい DDR 5 メモリと MR—DIMM または MCR—DIMM 技術のサポートを通じて、1.6 TB / 秒のメモリ帯域幅を達成することを発表しました。また、PCIe 6.0 インターフェースにより CPU と GPU 間の帯域幅が増加し、128 個の PCIe レーンが提供する高帯域幅アプリケーションへの対応力が向上します。
EPYC Venice は、パワーと機能性を必要とするハイエンドサーバ向けの SP 7 と SP 8 ソケットを採用します。Venice では消費電力が約 1000 W に達する可能性があり、AMD はシステムの安定性を維持するための高度冷却ソリューションを導入する可能性があります。2026 年には Instinct MI 400 アクセラレータシリーズも発売される予定で、これは既存の MI 350 シリーズよりも大幅に性能が向上しています。MI 400 は 432 GB の HBM 4 メモリと 19.6 TB / 秒の帯域幅を備え、HBM 3 ソリューションと比較して顕著に優れた性能を提供します。高帯域幅の特性により、ハイパフォーマンスコンピューティングと AI アプリケーションに最適です。
AMD は 2027 年に EPYC Verano プロセッサと Instinct MI 500 アクセラレータシリーズの発売を予定しており、これらは Zen 7 アーキテクチャを基盤とし、命令セットや電力効率が向上すると期待されています。MI 500 は、AI ラックシステムをターゲットに AI 推論機能を強化する設計がなされています。このロードマップにより、AMD は次世代データセンターのコア密度増加と計算能力向上に貢献します。
競争の観点から、AMD の 256 コア EPYC Venice は、インテルの次期 Xeon プロセッサと直接競合することが予想されますが、EPYC シリーズはすでにマルチコア性能で優位性を見せています。このデバイスの登場により、特にクラウドコンピューティングとハイパースケールデータセンターにおける優位点が広がります。
AMD の Helios プラットフォームは、 Vulcano 800 GbE NIC といったプロセッサやアクセラレータを統合しており、包括的なデータセンターソリューションを実現しています。このスタックにより、相乗効果を生み出し、性能を向上させると同時に総所有コストを削減します。
技術的には、Zen 6 アーキテクチャは新たに設計されたキャッシュ構造を備え、マルチスレッドパフォーマンスを向上させます。AMD は先進的なチップ相互接続技術を導入し、より高速なチップ間通信を可能にする予定です。これにより、特に大規模なマルチチップモジュール設計における効率的なコラボレーションが期待されます。
AMD のこれら新しい提案は、データセンター市場でのリーダーシップを目指して AI と高性能コンピューティングのニーズに応え、将来の技術進化への基盤を築いています。このイノベーションは、テクノロジー愛好家や業界関係者を魅了することでしょう。